2. ОПИСАНИЕ

2.I. Общие сведения

Цифровое вычислительное устройство А-3I3-2 (А-3I3-2А) состоит из процессора, оперативного запоминающего устройства и постоянного запоминающего устройства. Процессор параллельный, одноадресный со сквозной адресацией поля памяти. Распределение поля адресов между различными видами запоминающих устройств представлено в табл.4.

Таблица 4

Разряд адреса			Вид запоминающего устройства	
0р	Iр	2р	Блок А-3I3-2	Блок А-3I3-2А
0	0	0	ОЗУ (А-3I3-2I)	ОЗУ (А-3I3-23)
0	0	I	ОЗУ (А-3I3-2I)	ПЗУ (А-3I3-22В)
0	I	0	ППЗУ (А-3I3-I)	ОЗУ (А-3I3-23)
0	I	I	ЗУ КПА	ЗУ КПА
I	0	0	ПЗУ (А-3I3-22)	ПЗУ (А-3I3-22)
I	0	I		
I	I	0		
I	I	I		

форма представления информации - дополнительный двоичный код с фиксированной запятой перед старшим разрядом мантиссы.
Разрядность - I6 рабочих двоичных разрядов для слов одинарной длины, 32 двоичных разряда для слов двойной длины.
Размещение данных в ячейках памяти.
Слово одинарной длины.

0р	Iр	2р	3р	...	I5р
Знак					

Слово двойной длины:
Старшие разряды числа хранятся в ячейках с адресом (А+I).

0р	Iр	2р	3р	...	I5р
Знак					

Младшие разряды числа хранятся в ячейках с адресом А

0	I6р	I7р	30р

Знак младших разрядов числа всегда положительный.

Формат команд:

0р	Iр	2р	6р	7р	I5р
ПА		КОП		С	

ПА - признак адресации;
КОП - код операции;
С - смещение;
7р - знак смещения.
В блоке предусмотрены следующие виды адресации.
Прямая адресация:
ПА = 00 А = С.
Относительная адресация:
ПА = 0I А = РИ+/С/
ПА = I0 А = РНК±С
Знак "+" или "-" определяется 7 разрядом команды, "I" - знак "-", "0" - знак "+".
Косвенная адресация:
ПА = II А = П [С]
П [С] - содержимое ячейки ЗУ с адресом С.
При адресации относительно РНК содержимое РНК соответствует текущему адресу.
Форма операции
РР : = РР ⊕ П [А]
РР * РМР : = (РР * РМР) ⊕ П(А+I) * П(А).
П [А] - содержимое ячейки запоминающего устройства с адресом А.
Время выполнения операций со словами одинарной и двойной длины при прямом, относительном и косвенном способе адресации указано в табл.5.

Таблица 5

Вид операции	Время выполнения операции, мкс			
	Прямая и относительная адресация		Косвенная адресация	
	одинарное слово	двойное слово	одинарное слово	двойное слово
Управление	7	-	I0	-
Сложение	7	I0	I0	I3
Умножение	37	63	40	66
Деление	37	-	40	-

Объем оперативного запоминающего устройства - 5I2 I8-разрядных слов.

Объем постоянного запоминающего устройства - 8I92 I8-разрядных слова.

Система контроля - сочетание программно-логического контроля и аппаратного контроля по модулю 2.

Обмен информацией с устройством "ввода-вывода" (А-3I3-3) асинхронный, параллельным кодом, с приостановом вычислений.

Система прерываний, организованная в блоке А-3I3-2 (А-3I3-2А), позволяет различать три класса прерываний, а также приоритет между классами и внутри класса.

Распределение причин прерываний по классам следующее:

I) первый класс - прерывания по включению питания, выключению питания, по сигналам датчика времени ("ВрМI", "ВрМ2");

2) второй класс - прерывания по сигналам внешних систем по отношению к блоку А-3I3-2 (А-3I3-2А). По этим сигналам может быть осуществлен переход блока А-3I3-2 (А-3I3-2А) на работу с дополнительными блоками запоминающих устройств или переход на работу по программе внешних систем;

3) третий класс - прерывания по сигналам схем контроля. К этому классу относятся прерывания по сигналам схем контроля памяти, фиксация переполнения разрядной сетки блока А-3I3-2 (А-3I3-2А) и сигналу "Предварительный отказ".

Распределение причин прерываний внутри классов предоставлено в табл.6.

Таблица 6

Класс	Код прерывания	Причина прерывания
I	000I	Включение питания
	00I0	Выключение питания
	0I00	Временная метка I
	I000	Временная метка 2
2	000I	Внешнее прерывание I
	00I0	Внешнее прерывание 2
	0I00	Внешнее прерывание 3
	I000	Внешнее прерывание 4
3	000I	Предварительный отказ
	00I0	Ошибка в памяти
	0I00	Ошибка обращения к А-3I3-22
	I000	Переполнение

Примечание. Приоритетность запроса возрастает с убыванием номера класса и номера причины внутри класса.
Наивысшим приоритетом обладает запрос по сигналу "Включение питания".

Содержимое основных регистров, характеризующих состояние выполняемой в данный момент программы, соединено в два I6-разрядных слова, называемых "старыми" ССПI и ССП2 (слова состояния программы).

Для ССПI:

0р	Ip	2р 3р 4р 5р	6р	7р 8р 9р I0р	IIр I2р I3р I4р I5р
ω	φ	маска	-	код прерывания	-

0р - признак результата ("ω ");
Ip - признак переполнения ("φ ");
2р - маска прерывания по сигналам схем контроля ("$\psi_{\text{п}}$", "$\psi_{\text{ош.обр.}}$", переполнение "φ ");
3р - маска прерывания по предварительному отказу;
4р - маска внешних прерываний первого класса;
5р - маска внешних прерываний второго класса;
7-I0р - код прерываний.

Для ССП2:

0р	Iр	2р	3р	4р	5р	6р	7р	8р	9р	I0р	IIр	I2р	I3р	I4р	I5р

0-I5р - содержимое регистра номера команды.

В запоминающих устройствах зарезервированы три пары ячеек по количеству классов прерывания, где сохраняются "старые" ССП1 и ССП2, и три пары ячеек, откуда выбираются "новые" ССП1 и ССП2, определяющие вход в программу обработки прерываний данного класса. Распределение адресов ячеек запоминающих устройств для хранения ССП показано в табл.7.

Таблица 7

Адрес	Содержимое ячейки
000202	"Старое" ССП2 "Внешние прерывания I"
000203	" ССП1 "Внешние прерывания I"
000204	" ССП2 "Внешние прерывания 2"
000205	" ССП1 "Внешние прерывания 2"
000206	" ССП2 "Прерывания по контролю"
000207	" ССП1 "Прерывания по контролю"
I00202	"Новое" ССП2 "Внешние прерывания I"
I00203	" ССП1 "Внешние прерывания I"
I00204	" ССП2 "Внешние прерывания 2"
I00205	" ССП1 "Внешние прерывания 2"
I00206	" ССП2 "Прерывания по контролю"
I00207	" ССП1 "Прерывания по контролю"

Система команд в блоке А-3I3-2 (А-3I3-2А) универсального типа, включает в себя арифметические и логические операции, а также команды передачи управления, пересылки и другие вспомогательные команды, всего 30 команд. Коды команд и их назначения приведены в табл.I Приложения 2.

2.2. Принцип работы

Работа блока А-3I3-2 (А-3I3-2А) заключается в циклическом выполнении последовательности команд, введенных в ПЗУ. Состав последовательности зависит:

- от состояния определенных ячеек памяти ОЗУ, несущих информа-

БОП - Блок обращения к памяти.

цию о режимах работы изделия А-3I3;

- от результатов выполнения предыдущей команды.

Выполнение каждой команды разбивается на пять этапов: Э1, Э2 (Э2′), Э3, Э4, Э5. Последовательность этапов определяется типом команды. Этапы Э1, Э2 (Э2′), Э3 являются общими для всех команд. Выполнение этапов Э1, Э2 (Э2′), Э3 осуществляется под управлением автомата подготовки (АП), этапов Э4, Э5 - под управлением центрального автомата управления (ЦАУ) устройства управления.

Этап Э1 - выборка команды. На этом этапе считывается команда из ЗУ. Этап Э1 начинается после занесения в РА ЗУ адреса команды и поступления в БОП сигнала "Чт ⇒ ЗУ". Сигнал о начале этапа Э1 поступает из ЦАУ в БОП. Блок обращения к памяти. Управление выборкой команд осуществляется сигналами из БОП. Начинается этап Э1 после окончания этапа Э4 предыдущей команды и поступления из ЗУ потенциала выдачи числа. ("А0").

В этот момент код команды находится на регистре числа соответствующего ЗУ.

После окончания этапа Э1 происходит переход либо к этапу формирования адреса Э2, либо к этапу выхода на прерывающую программу Э5. Переход к этапу Э5 происходит в том случае, если в БПр поступил запрос на прерывание по любому из незамаскированных классов прерывания. В этом случае запускается ЦАУ УУ.

При переходе к этапу Э2 запускается автомат подготовки в УУ. Во время выполнения этапа Э2 код команды принимается на регистр (Р02) УА, производится дешифрация признака адресации и при ПА = (00,I0,0I) подготовка исполнительного адреса по алгоритму, соответствующему данному ПА.

Выполняется этап Э2 на I-3 тактах работы АП. При ПА = (00,0I,I0) после окончания этапа Э2 происходит переход к этапу Э3. При ПА = II происходит переход к этапу Э2′ - формированию исполнительного адреса для команд с косвенной адресацией. На этом этапе по адресу, указанному в коде команды из ЗУ выбирается исполнительный адрес. Выполняется этап Э2′ на 4-7 тактах работы АП. После окончания этапа Э2′ происходит переход к этапу Э3.

Этап Э3 - модификация номера команды и выборка операнда для команд с чтением операнда. На этом этапе содержимое РНК увеличивается на единицу для всех команд, кроме команд переходов. Для команд безусловного и условных переходов по признакам „ω" и „φ"

при единичном значении признака "ω" или "φ" соответственно в РНК заносится адрес перехода.
Этап Э3 выполняется на 8-I3 тактах работы АП.
Переход к этапу Э4 для команд с чтением операнда происходит из I3 состояния АП при условии поступления из ЗУ потенциала выдачи числа ("АО"), а для других команд, безусловно из I3 состояния АП.
Этап Э4 - выполнение операции. На этом этапе выполняются все действия в соответствии с алгоритмом выполнения данной операции. После окончания этапа Э4 происходит переход к этапу ЭI.
Этап Э5 - этап выхода на программу прерывания. На этом этапе выполняется запись "старых" в ОЗУ и выборка из ПЗУ на регистры ССПI и РНК "новых" ССП. После выполнения этапа Э5 происходит переход к этапу ЭI.

2.3. Описание функциональных устройств блока А-3I3-2 (А-3I3-2А)

2.3.I. Устройство арифметичеокое

2.3.I.I. Назначение

Устройство арифметическое (УА) предназначено для выполнения арифметических и логических преобразований и командной информации в соответствии с программой и позволяет изменять состояние блока А-3I3-2 (А-3I3-2А) при возникновении в нем особых ситуаций (переполнение, сбой, отказ) или при поступлении сигналов от внешних по отношению к блоку А-3I3-2 (А-3I3-2А) устройств.
Схема соединений, коммутационная плата, схемы электрические устройства арифметического приведены в настоящем РЭ (см.Приложение I, рис.2-9).

2.3.I.2. Состав

Устройство арифметическое состоит из двух функциональных блоков:
- блока арифметического (БА);
- блока прерываний (БПр).

Блок арифметический состоит из следующих узлов:
- регистра операнда первого (РОI);

- регистра операнда второго (РО2);
- преобразователя кодов первого (КПI);
- преобразователя кодов второго (КП2);
- комбинационного сумматора чисел (См) со схемой групповых переносов (СхГрПер);
- узла выполнения логических операций (ЛО);
- схемы анализа результата на нуль (СхА "0");
- регистра результата (РР);
- регистра младших разрядов (РМР);
- вспомогательного регистра младших разрядов (РМР');
- регистра номера команды (РНК);
- регистра индексов (РИ);
- регистра адреса (РА);
- счетчика циклов (СчЦ) со схемой анализа (СхА);
- схемы свертки содержимого регистра первого операнда (Сх СвI);
- схемы свертки содержимого регистра второго операнда (Сх Св2);
- вентилей магистрали индикации (ВИ).

Блок прерывания состоит из следующих узлов:

- регистра запросов прерываний (РЗПр);
- схемы анализа приоритета классов (СхА Пр Кл);
- схемы выработки потенциала прерывания и адреса ССП;
- регистра кода прерывания (РКПр);
- регистра масок (РМс);
- триггеров сбоя (ТСб), предварительного отказа (ТПрОтк), триггеров признаков φ и ω (T_φ и T_ω);
- счетчика сбоев (СчСб);
- регистра контрольных кодов (РЗУк);
- схемы сравнения (СхСр).

Регистр операнда первого РОI (I7 двоичных разрядов) предназначен для приема информации из регистров УА (РР, РИ, РНК, РМР), СчЦ и блока прерывания (ССПI) а также для хранения и выдачи информации на сумматор, схему свертки операнда первого (Сх Св I), схему логических операций (ЛО), в запоминающие устройства (ОЗУ, ППЗУ, ЗУКПА) и на индикацию.

При выполнении операций сложения, вычитания и логических операций РОI используется для хранения операнда первого. При

выполнении операции умножения РОI используется как регистр множимого, а при выполнении операции деления - как регистр частичных остатков. Триггеры регистра РОI собраны на элементах УI5-У32 сборки 4 и элементах УI3-У28 сборки 5.

Прием информации на РОI из РР, РМР и РНК происходит по парафазным входам по микрооперациям РР ⇒ РОI, РМР ⇒ РОI и РНК ⇒ РОI соответственно.

Запись информации на РОI с РИ, Сч Ц (на I2-I5р РОI) и БПр (на 0-5р, 7-I0р РОI) происходит по единичным входам с элементов У33-У35, У36-I сборки 4 и У29-У3I, У32-I сборки 5 (микрооперации РИ ⇒ РОI, Сч Ц ⇒ РОI и ССПI ⇒ РОI соответственно) с предварительной установкой РОI в состояние "0" (микрооперация "0 ⇒ РОI").

С единичных и нулевых выходов триггеров, РОI информация выдается на КПI и Сх Св I, а на ЛО - с единичных выходов. В запоминающие устройства на запись и в КПА (на индикацию) информация выдается с нулевых выходов РОI через буферные инверторы У6-I, У7-3, У8-2, У9-4, УI0-I, УII-3, УI2-2, УI3-4, УI4-I сборки 4 и инверторы У5-3, У6-2, У7-3, У8-2, У9-I, УI0-2, УII-3, УI2-4 сборки 5. При выполнении операции деления содержимое первого знакового разряда (РОI ЗнI, элемент УI5 сборки 4) поступает в устройство управления на схемы анализа для выработки условия АI4 (РОI ЗнI·СМ ЗнI ∨ РОI ЗнI·СМ ЗнI).

Регистр операнда второго Р02 (I6 двоичных разрядов) предназначен для приема чисел и команд из запоминающих устройств (ОЗУ, ПЗУ, ППЗУ, КПА) и регистра результата (РР), хранения и выдачи информации на сумматор, схему логических операций (ЛО), схему свертки операнда второго (Сх Св 2), счетчик циклов (Сч Ц), в устройство управления (УУ), в блок прерывания БПр и в КПА (на индикацию).

При выполнении операции сложения, вычитания и логических операций регистр Р02 служит для хранения операнда второго. При выполнении операции умножения Р02 используется как регистр частичных произведений, а при выполнении операции деления - как регистр делителя. Триггеры регистра Р02 собраны на элементах У73-У80 сборки 2 и на элементах У7I-У78 сборки 3.

Прием информации из ЗУ в Р02 происходит по единичным входам с клапанов У82-У89 сборки 2 и с клапанов У79-У86 сборки 3 по

соответствующей микрооперации из УУ ("РЧ ОЗУ ⇒ Р02", "РЧ ПЗУ ⇒ Р02", "РЧ ППЗУ ⇒ Р02", "РЧ КПА ⇒ Р02"). Записи информации из ЗУ на Р02 предшествует микрооперация установки в состояние "0" Р02 ("0 ⇒ Р02") через элементы У8I, У20-3, У20-4 сборки 2. Для стирания кода операции и знаки смещения при формировании исполнительного адреса (при ПА = I0) 0р-6р Р02 (по микрооперации"0 ⇒ 0р - 6р Р02") и 7р Р02 (по микрооперации "0 ⇒ 7р Р02") устанавливаются в состояние "0". Прием информации с РР на Р02 происходит по парафазным входам по микрооперации"РР ⇒ Р02".

С единичных выходов триггеров Р02 информация выдается на ЛО, Сх Св 2, Сч Ц, а на КП2 - с единичных и нулевых выходов. В другие устройства (УУ, БПр) и в КПА (на индикацию) информация, хранящаяся в Р02, выдается с нулевых выходов через буферные инверторы У70, У7I сборки 2 и инверторы У65, У66 сборки 3.

Преобразователь кодов первый (КПI) предназначен для передачи содержимого регистра РОI на сумматор в зависимости от выполняемой операции прямым или обратным кодом (по микрооперациям "РОI ⇒ СМ" или "РОI ⇒ СМ" соответственно). КПI собран на элементах УI-У4, У5-2 сборки 4 и элементах УI-У4 сборки 5.

На входы КПI поступают сигналы с единичных и нулевых выходов РОI. В зависимости от состояния триггеров $T_{\Sigma 1}$ и $T_{\overline{\Sigma 1}}$ (соответственно У60 и У6I сборки 5) на сумматор поступает информация с единичных выходов РОI (при "I" на $T_{\Sigma 1}$ и "0" на $T_{\overline{\Sigma 1}}$) или с нулевых (при "I" на $T_{\Sigma 1}$ и "0" на $T_{\overline{\Sigma 1}}$). Поскольку преобразователь кодов построен на элементах 2И-ИЛИ-НЕ, то на вход сумматора поступает инверсия передаваемого числа. Эта особенность передачи информации с РОI на См через преобразователь кодов первый (КПI) учитывается при построении сумматора.

Управляющие триггеры КПI $T_{\Sigma 1}$ и $T_{\overline{\Sigma 1}}$ построены таким образом, что сигнал установки в состояние "I" одного из триггеров сбрасывает второй триггер в состояние "0", что упрощает управление ими и исключает установку обоих триггеров одновременно в состояние "I".

Преобразователь кодов второй (КП2) предназначен для передачи содержимого регистра Р02 на сумматор в зависимости от выполняемой операции прямым или обратным кодом (по микрооперациям "Р02 ⇒ СМ" или "Р02 ⇒ СМ" соответственно). КП2 собран на

элементах У66-У69 сборки 2 и элементах У67-У70 сборки 3.
На входы КП2 поступают сигналы с единичных и нулевых выходов Р02. Управление КП2 осуществляется триггерами $T_{\varepsilon 2}$ и $T_{\overline{\varepsilon 2}}$ (соответственно У65 и У66 сборки 4). КП2 и триггеры $T_{\varepsilon 2}$ и $T_{\overline{\varepsilon 2}}$ по построению и функционированию аналогичны КП1 и триггерам $T_{\varepsilon 1}$ и $T_{\overline{\varepsilon 1}}$.
Комбинационный сумматор чисел См (I7 двоичных разрядов) предназначен для сложения двоичных чисел, поступающих на его входы с регистров Р0I и Р02 через преобразователи кодов КП1 и КП2. Информация с сумматора поступает на регистры РИ, РНК, РМР, РА и на узел Л0.
Совместно со схемой группового переноса (Сх Гр Пер) сумматор обеспечивает образование суммы за время не превышающее времени задержки на I0 элементах.
См представляет собой параллельный двоичный сумматор с последовательным переносом в группе и параллельным переносом между группами. Разряды сумматора разбиты на 5 групп следующим образом:
I группа - I3р, I4р, I5р (У53, У6I; У54, У62; У55, У63 сборки 3);
II группа - 9р, I0р, IIр, I2р (У49, У57; У50, У58; У5I, У59; У52, У60 сборки 3);
III группа - 5р, 6р, 7р, 8р (У5I, У60; У52, У6I, У53, У62 сборки 2, У48, У56 сборки 3);
IУ группа - Iр, 2р, 3р, 4р (У47, У56; У48, У57; У49, У58; У50, У59 сборки 2);
У группа - 3нI, 3н2 (У45, У54; У46, У55 сборки 2).
Для уменьшения времени распространения переносов внутри группы цепи внутригруппового переноса построены в виде чередующихся схем образования сигнала переноса p_i и сигнала отсутствия переноса $\overline{p_j}$. В четных разрядах сумматора образуются сигналы p_i по схеме (У55, У57, У59, У6I сборки 2; У56, У58, У60, У62 сборки 3), описываемой выражением:

$$\overline{P_j} = \overline{a_j b_j \vee a_j p_{j-1} \vee b_j p_{j-1}} .$$

а в нечетных разрядах - сигналы $\overline{p_j}$ по схеме (У54, У56, У58, У60, У62 сборки 2; У57, У59, У6I, У63 сборки 3), описываемой выражением: